 |
13534211958 |
 |
郵箱：3328087560@qq.com |
 |
3328087560 |
 |
深圳龍崗區(qū)寶龍街道南約社區(qū)寶龍高科大道56號(hào)萬達(dá)科技園 |
PCLe接口傳輸速率發(fā)展給FFC排線的啟迪
- 作者: 阿勇
- 來源: 鑫美特FFC/FPC
- 日期 : 2023-07-20
PCle接口是一種高速串行擴(kuò)展的總線接口，用于連接計(jì)算機(jī)的各種硬件組件和擴(kuò)展卡，具有特殊用途與優(yōu)點(diǎn)。
（1）擴(kuò)展槽連接：PCLe接口主要用于連接各種擴(kuò)展卡，比如圖形卡（顯卡）、聲卡、網(wǎng)卡、硬盤控制器卡等，提供了高帶寬及高速傳輸能力，使得這些擴(kuò)展卡與計(jì)算機(jī)系統(tǒng)快速通信和數(shù)據(jù)傳輸。
（2）高速傳輸：PCLe接口采用串行數(shù)據(jù)傳輸，可以提供比傳統(tǒng)的PCL接口跟高的數(shù)據(jù)吞吐量，使得連接的硬件組件可以更快的傳輸數(shù)據(jù)。
（3）并行數(shù)據(jù)通道：PCLe接口支持多個(gè)獨(dú)立的通道，每個(gè)通道都具有獨(dú)立的數(shù)據(jù)傳輸帶寬。也就是說多個(gè)設(shè)備可以同時(shí)進(jìn)行數(shù)據(jù)傳輸，而不會(huì)相互干擾。
（4）熱插拔功能：支持熱插拔功能，允許用戶在計(jì)算機(jī)運(yùn)行時(shí)插拔PCLe設(shè)備，而無需重新啟動(dòng)計(jì)算機(jī)。這就更方便更換或升級(jí)硬件組件。
（5）多功能適應(yīng)性：PCLe接口支持不同的插槽大小和配置，以適應(yīng)不同類型和尺寸的擴(kuò)展卡。它提供了x1、x4、x8、x16等不同的通道寬度選項(xiàng)，以滿足不同設(shè)備的需求。
知曉了PCLe接口的特殊用途及優(yōu)點(diǎn)，PCLe是串行總線，接下來我們重點(diǎn)談?wù)勊鼈鬏斔俾嗜绾卧诮┠旮咚賯鬏敯l(fā)展的以及帶寬的擴(kuò)展進(jìn)程是如何發(fā)展的：
PCLe1.0線纜
PCLe1.0傳輸速率為2.5Gb/s，物理層使用8/10編碼，即8比特的數(shù)據(jù)，實(shí)際在物理線路上是需要傳輸10比特的。由此可知：PCLe1.0*1的帶寬=（2.5Gb/s）/10bit=250MB/s。這是單條Lane的帶寬，有幾條Lane，那么整個(gè)帶寬就是250MB乘以Lane的數(shù)目。
PCLe2.0線纜
PCLe2.0線纜比特傳輸速率在PCLe1.0的基礎(chǔ)上翻了一倍，為5Gb/s，物理層同樣使用8/10編碼，因此：PCLe2.0*1的帶寬=（5Gb/s）/10bit=500MB/s，同樣，有多少條Lane，帶寬就是500MB/s乘以Lane的數(shù)目。
PCLe3.0*線纜
PCLe3.0*線纜上比特傳輸速率沒有在PCLe2.0的基礎(chǔ)上翻倍，不是10Gb/s，而是5Gb/s，但是物理層使用的是128/130編碼進(jìn)行數(shù)據(jù)傳輸，所以：
PCLe3.0*1的帶寬=（8Gb/s）/8bit=1GB/s，同樣，有多少條Lane，帶寬就是1GB/s乘以Lane的數(shù)目。由于采用了128/130編碼，128比特的數(shù)據(jù)，只是額外增加2bit的開銷，有效數(shù)據(jù)傳輸比率增大，雖然線上比特傳輸沒有翻倍，但有效數(shù)據(jù)帶寬還是在PCLe2.0的基礎(chǔ)上做到翻倍。這里強(qiáng)調(diào)一下，上面算出的數(shù)據(jù)帶寬已經(jīng)考慮到8/10或者128/130編碼，我們?cè)谒銕挼臅r(shí)候，沒有必要在考慮線上編碼的問題。
與SATA單通道不同， PCLe連接可以通過增加通道數(shù)擴(kuò)展帶寬，彈性十足。通道數(shù)越多，速度越快。但是，通道數(shù)越多，成本就越高，占用更多空間，更耗電。因此，使用多少通道，應(yīng)該在性能和其他因素之間進(jìn)行一個(gè)綜合考慮。
其實(shí)，PCLe就是從 PCL發(fā)展過來的， PCLe的“e”是express的簡(jiǎn)稱，就是快的意思。PCLe為什么比PCL快呢，因?yàn)樵赑CLe在物理傳輸上，跟PCL有著截然的區(qū)別。PCL使用是并口傳輸數(shù)據(jù)，PCLe使用是串口傳輸。PCL并行總線，單個(gè)時(shí)鐘周期可以傳輸32bit或者64bit，怎么就比單個(gè)時(shí)鐘周期傳輸1個(gè)bit數(shù)據(jù)的串行總線反而慢呢？原理是這樣的，在實(shí)際時(shí)鐘頻率比較低的情況下，并口因?yàn)榭梢酝瑫r(shí)傳輸若干比特，速率確實(shí)比串口快。但是隨著技術(shù)的發(fā)展，數(shù)據(jù)傳輸速率要求越來越快，要求時(shí)鐘頻率也越來越快，可是，并行總線的時(shí)鐘頻率不是你想快就能快的額，以圖示說明。
在發(fā)送端，數(shù)據(jù)在某個(gè)時(shí)鐘沿傳出去（左邊始終第一個(gè)上升沿），在接收端，數(shù)據(jù)在下個(gè)時(shí)鐘沿（右邊第二個(gè)上升沿）接受。因此，想要接收端能正確采集到數(shù)據(jù)，要求時(shí)鐘的周期必須大于數(shù)據(jù)的傳輸時(shí)間（從發(fā)送端要接受端）。受限于數(shù)據(jù)傳輸時(shí)間（該時(shí)間隨著傳輸線長(zhǎng)度的增加而增加），因此時(shí)鐘頻率不能做的太高。此外，時(shí)鐘信號(hào)在線上傳輸?shù)臅r(shí)候，也會(huì)存在相位位移（clock skew），影響接收端的數(shù)據(jù)采集。
而在PCLe中采用的是串行總線進(jìn)行數(shù)據(jù)傳輸，不存在上述這些問題。串行傳輸沒有外部時(shí)鐘信號(hào)，它的時(shí)鐘信息通過8/10編碼或128/130編碼嵌入數(shù)據(jù)流，接受端可以從數(shù)據(jù)流里面恢復(fù)時(shí)鐘信息，因此，它不受數(shù)據(jù)在線上的傳輸時(shí)間的限制，導(dǎo)線的長(zhǎng)度及傳輸頻率都影響不到傳輸速度，因?yàn)闆]有外部的時(shí)鐘信號(hào)，自然就沒有所謂的clock skew問題存在。
隨著PCLe接口傳輸高速發(fā)展，我們FFC排線生產(chǎn)廠家在進(jìn)行ffc/fpc線纜生產(chǎn)時(shí)，要跟隨趨勢(shì)，提高ffc排線過高頻信號(hào)的能力，做到低衰減，低損耗傳輸能力?？梢赃@么說，每一種接口傳輸?shù)牡拢瑢?duì)包括ffc排線廠家在內(nèi)的所有線纜廠家都提出了更高的考驗(yàn)，我們必須考慮能否才有更優(yōu)質(zhì)的材料，更好的工藝來適應(yīng)傳輸速率高速發(fā)展的傳輸趨勢(shì)。
（1）擴(kuò)展槽連接：PCLe接口主要用于連接各種擴(kuò)展卡，比如圖形卡（顯卡）、聲卡、網(wǎng)卡、硬盤控制器卡等，提供了高帶寬及高速傳輸能力，使得這些擴(kuò)展卡與計(jì)算機(jī)系統(tǒng)快速通信和數(shù)據(jù)傳輸。
（2）高速傳輸：PCLe接口采用串行數(shù)據(jù)傳輸，可以提供比傳統(tǒng)的PCL接口跟高的數(shù)據(jù)吞吐量，使得連接的硬件組件可以更快的傳輸數(shù)據(jù)。
（3）并行數(shù)據(jù)通道：PCLe接口支持多個(gè)獨(dú)立的通道，每個(gè)通道都具有獨(dú)立的數(shù)據(jù)傳輸帶寬。也就是說多個(gè)設(shè)備可以同時(shí)進(jìn)行數(shù)據(jù)傳輸，而不會(huì)相互干擾。
（4）熱插拔功能：支持熱插拔功能，允許用戶在計(jì)算機(jī)運(yùn)行時(shí)插拔PCLe設(shè)備，而無需重新啟動(dòng)計(jì)算機(jī)。這就更方便更換或升級(jí)硬件組件。
（5）多功能適應(yīng)性：PCLe接口支持不同的插槽大小和配置，以適應(yīng)不同類型和尺寸的擴(kuò)展卡。它提供了x1、x4、x8、x16等不同的通道寬度選項(xiàng)，以滿足不同設(shè)備的需求。
知曉了PCLe接口的特殊用途及優(yōu)點(diǎn)，PCLe是串行總線，接下來我們重點(diǎn)談?wù)勊鼈鬏斔俾嗜绾卧诮┠旮咚賯鬏敯l(fā)展的以及帶寬的擴(kuò)展進(jìn)程是如何發(fā)展的：
PCLe1.0線纜
PCLe1.0傳輸速率為2.5Gb/s，物理層使用8/10編碼，即8比特的數(shù)據(jù)，實(shí)際在物理線路上是需要傳輸10比特的。由此可知：PCLe1.0*1的帶寬=（2.5Gb/s）/10bit=250MB/s。這是單條Lane的帶寬，有幾條Lane，那么整個(gè)帶寬就是250MB乘以Lane的數(shù)目。
PCLe2.0線纜
PCLe2.0線纜比特傳輸速率在PCLe1.0的基礎(chǔ)上翻了一倍，為5Gb/s，物理層同樣使用8/10編碼，因此：PCLe2.0*1的帶寬=（5Gb/s）/10bit=500MB/s，同樣，有多少條Lane，帶寬就是500MB/s乘以Lane的數(shù)目。
PCLe3.0*線纜
PCLe3.0*線纜上比特傳輸速率沒有在PCLe2.0的基礎(chǔ)上翻倍，不是10Gb/s，而是5Gb/s，但是物理層使用的是128/130編碼進(jìn)行數(shù)據(jù)傳輸，所以：
PCLe3.0*1的帶寬=（8Gb/s）/8bit=1GB/s，同樣，有多少條Lane，帶寬就是1GB/s乘以Lane的數(shù)目。由于采用了128/130編碼，128比特的數(shù)據(jù)，只是額外增加2bit的開銷，有效數(shù)據(jù)傳輸比率增大，雖然線上比特傳輸沒有翻倍，但有效數(shù)據(jù)帶寬還是在PCLe2.0的基礎(chǔ)上做到翻倍。這里強(qiáng)調(diào)一下，上面算出的數(shù)據(jù)帶寬已經(jīng)考慮到8/10或者128/130編碼，我們?cè)谒銕挼臅r(shí)候，沒有必要在考慮線上編碼的問題。
與SATA單通道不同， PCLe連接可以通過增加通道數(shù)擴(kuò)展帶寬，彈性十足。通道數(shù)越多，速度越快。但是，通道數(shù)越多，成本就越高，占用更多空間，更耗電。因此，使用多少通道，應(yīng)該在性能和其他因素之間進(jìn)行一個(gè)綜合考慮。
其實(shí)，PCLe就是從 PCL發(fā)展過來的， PCLe的“e”是express的簡(jiǎn)稱，就是快的意思。PCLe為什么比PCL快呢，因?yàn)樵赑CLe在物理傳輸上，跟PCL有著截然的區(qū)別。PCL使用是并口傳輸數(shù)據(jù)，PCLe使用是串口傳輸。PCL并行總線，單個(gè)時(shí)鐘周期可以傳輸32bit或者64bit，怎么就比單個(gè)時(shí)鐘周期傳輸1個(gè)bit數(shù)據(jù)的串行總線反而慢呢？原理是這樣的，在實(shí)際時(shí)鐘頻率比較低的情況下，并口因?yàn)榭梢酝瑫r(shí)傳輸若干比特，速率確實(shí)比串口快。但是隨著技術(shù)的發(fā)展，數(shù)據(jù)傳輸速率要求越來越快，要求時(shí)鐘頻率也越來越快，可是，并行總線的時(shí)鐘頻率不是你想快就能快的額，以圖示說明。
在發(fā)送端，數(shù)據(jù)在某個(gè)時(shí)鐘沿傳出去（左邊始終第一個(gè)上升沿），在接收端，數(shù)據(jù)在下個(gè)時(shí)鐘沿（右邊第二個(gè)上升沿）接受。因此，想要接收端能正確采集到數(shù)據(jù)，要求時(shí)鐘的周期必須大于數(shù)據(jù)的傳輸時(shí)間（從發(fā)送端要接受端）。受限于數(shù)據(jù)傳輸時(shí)間（該時(shí)間隨著傳輸線長(zhǎng)度的增加而增加），因此時(shí)鐘頻率不能做的太高。此外，時(shí)鐘信號(hào)在線上傳輸?shù)臅r(shí)候，也會(huì)存在相位位移（clock skew），影響接收端的數(shù)據(jù)采集。
而在PCLe中采用的是串行總線進(jìn)行數(shù)據(jù)傳輸，不存在上述這些問題。串行傳輸沒有外部時(shí)鐘信號(hào)，它的時(shí)鐘信息通過8/10編碼或128/130編碼嵌入數(shù)據(jù)流，接受端可以從數(shù)據(jù)流里面恢復(fù)時(shí)鐘信息，因此，它不受數(shù)據(jù)在線上的傳輸時(shí)間的限制，導(dǎo)線的長(zhǎng)度及傳輸頻率都影響不到傳輸速度，因?yàn)闆]有外部的時(shí)鐘信號(hào)，自然就沒有所謂的clock skew問題存在。
隨著PCLe接口傳輸高速發(fā)展，我們FFC排線生產(chǎn)廠家在進(jìn)行ffc/fpc線纜生產(chǎn)時(shí)，要跟隨趨勢(shì)，提高ffc排線過高頻信號(hào)的能力，做到低衰減，低損耗傳輸能力?？梢赃@么說，每一種接口傳輸?shù)牡拢瑢?duì)包括ffc排線廠家在內(nèi)的所有線纜廠家都提出了更高的考驗(yàn)，我們必須考慮能否才有更優(yōu)質(zhì)的材料，更好的工藝來適應(yīng)傳輸速率高速發(fā)展的傳輸趨勢(shì)。
下一篇：
銅線基本知識(shí)匯總
